Lavoisier S.A.S.
14 rue de Provigny
94236 Cachan cedex
FRANCE

Heures d'ouverture 08h30-12h30/13h30-17h30
Tél.: +33 (0)1 47 40 67 00
Fax: +33 (0)1 47 40 67 02


Url canonique : www.lavoisier.fr/livre/autre/logic-synthesis/davadas/descriptif_1011862
Url courte ou permalien : www.lavoisier.fr/livre/notice.asp?ouvrage=1011862

Logic synthesis

Langue : Anglais

Auteur :

This guide to logic synthesis techniques spotlights not only the synthesis of two-level, multi-level and combinational circuits but also their testability. It should be a useful reference for designers of next generation VLSI chips.
Introduction. Translation from HDL Descriptions. Two-Level Combinatorial Circuits. Synthesis of Two-Level Circuits. Testability of Two-Level Circuits. Multilevel Combinational Circuits. Synthesis of Multilevel Circuits. Delay of Multilevel Circuits. Testability of Multilevel Circuits. Ongoing Work and Future Directions.

Date de parution :

Ouvrage de 448 p.

22.9x16 cm

Sous réserve de disponibilité chez l'éditeur.

Prix indicatif 47,75 €

Ajouter au panier

Ces ouvrages sont susceptibles de vous intéresser

En continuant à naviguer, vous autorisez Lavoisier à déposer des cookies à des fins de mesure d'audience. Pour en savoir plus et paramétrer les cookies, rendez-vous sur la page Confidentialité & Sécurité.
FERMER